H_ 資深數位IC設計工程師(台北/新竹)

  • 台灣
  • 長期
  • 全職
  • 2個月前
面議(經常性薪資4萬/月含以上)

3年以上工作經驗

碩士以上

新竹市 東區 光復路

更新日:2020/11/30

工作內容

1. Digital IP設計開發

2. Low power (UPF)設計與驗證

3. SOC 設計、整合與驗證

4. FPGA 整合

工作制度/性質

工作地點:

新竹市 東區 光復路二段289號5樓

工作地點

新竹市 東區 光復路二段289號5樓

工作時間:

日班 說明:08:30-17:30

工作待遇:

面議( 4萬/月含以上) 工作福利:

公司福利

福利制度
◆薪資福利
-優渥的人才推薦獎金
-研發專利獎金
-產品開發量產獎金
-依工作績效與公司營運進行年度調薪作業
-視公司營運獲利、組織目標達成率與個人績效進行年度RSU分紅 (當年度到職新人即可參與)
◆保險
-勞保、健保、退休金提撥
-員工及眷屬(含配偶、子女)團保
-意外險
-職災保險
◆補助
-端午節/中秋節/年終(三節)獎金&禮券(視公司營運績效)
-婚喪禮金/生育禮金/生日禮券
-子女教育獎助學金 -部門聚餐/活動基金
-提供加班餐
◆休假
-週休二日
-特休
-優於法令7天陪產假
-優於法令彈性節日假
◆健康休閒
-集乳室/孕婦保留車位
-視障按摩服務
-年度體育競賽
-社團活動補助
-免費定期健康檢查
-免費停車場/停車費補助
-年度國內外旅遊補助
-每季慶生會
-年節慶祝活動

工作性質:

全職

職務類別:

關於「數位IC設計工程師」

要求條件

身份類別:

不拘

工作經驗:

3年以上工作經驗

學歷限制:

碩士以上

科系限制:

語言能力:

聽-中等 | 說-中等 | 讀-中等 | 寫-中等

附加條件:

1. 熟悉digital design flow, RTL design, Lint/CDC, Synthesis, LEC, STA, FPGA verification

2. 具有CPU sub-system design, integration 經驗尤佳

3. 具有Low power design flow (UPF)經驗尤佳

1111人力銀行